(19)日本国特許庁(JP)

(12) 特 許 公 報 (B 2)

(11)特許番号

特許第3191653号

(P3191653)

(45)発行日 平成13年7月23日(2001.7.23)

(24)登録日 平成13年5月25日(2001.5.25)

(51) Int.Cl. ⁷		識別記号	FΙ		
H02M	1/06		H 0 2 M	1/06	Z
H01L	29/744		H01L	29/74	С

請求項の数9(全 15 頁)

(21)出願番号	特顧平8-6145	(73)特許権者 000006013
		三菱電機株式会社
(22)出寫日	平成8年1月17日(1996.1.17)	東京都千代田区丸の内二丁目2番3号
(>)(>	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者 倉地 和博
(65)公開番号	特開平9-201039	福岡県福岡市西区今宿東一丁目1番1号
(43)公開日	平成9年7月31日(1997.7.31)	福菱セミコンエンジニアリング株式
審査請求日	平成11年9月20日(1999.9.20)	社内
審判番号	不服2000-7503(P2000-7503/J1)	(72) 発明者 山元 正則
審判請求日	平成12年5月18日(2000.5.18)	東京都千代田区丸の内二丁目2番3号
		三菱電機株式会社内
		(74)代理人 100089233
		弁理士 吉田 茂明 (外2名)
		合議体
		審判長 三友 英二
		審判官 槙原 進
		審判官川端修修
		最終頁に続
		II.

(54) 【発明の名称】 パワーデバイス用半導体スイッチング装置

1

(57)【特許請求の範囲】

【請求項1】 第1、第2及び第3電極を有し、前記第3電極に印加されたターンオン制御電流に応じてオン状態となったときは前記第1電極に流れ込む主電流を前記第1電極から前記第2電極へと直接に流す半導体スイッチング素子と、

前記第3電極と前記第2電極との間に接続され、前記ターンオン制御電流を生成して前記第3電極に印加する駆動制御手段とを備え、

ターンオフ時には、前記主電流の全てを前記ターンオン 10 制御電流とは逆方向に前記第1電極から前記第3電極を 介して前記駆動制御手段へと転流させた、

パワーデバイス用半導体スイッチング装置。

【請求項2】 請求項1記載のパワーデバイス用半導体 スイッチング装置において、 2

前記ターンオフ時には、前記主電流の絶対値を分子とし、前記ターンオン制御電流とは逆方向に流れる電流の絶対値を分母とする比で表されるターンオフゲインを1 以下に設定した、

パワーデバイス用半導体スイッチング装置。

【請求項3】 請求項2記載のパワーデバイス用半導体スイッチング装置において、

前記第3電極から前記駆動制御手段及び前記第2電極を 介して前記第3電極に至るまでの経路のインダクタンス が前記ターンオフゲインを1以下とするために必要な値 に設定されている、

パワーデバイス用半導体スイッチング装置。

【請求項4】 請求項1ないし請求項3の何れかに記載のパワーデバイス用半導体スイッチング装置において、前記ターンオフ時において、上昇する前記第1電極と前

記第2電極間の電圧が所定の電圧値に達したときには、 前記第1電極と前記第2電極間電圧を前記所定の電圧値 に所定の時間だけ保持するピーク電圧抑制手段を更に備 え、

前記所定の電圧値は、前記第1電極と前記第2電極間電 圧が前記半導体スイッチング素子の電圧阻止能力を越え ない範囲内に設定されている、

パワーデバイス用半導体スイッチング装置。

【請求項5】 請求項4記載のパワーデバイス用半導体 スイッチング装置において、

前記ピーク電圧抑制手段は、前記第1電極と前記第2電 極との間に並列に接続された電圧クランプ回路である、 パワーデバイス用半導体スイッチング装置。

【請求項6】 請求項1ないし請求項3の何れかに記載 のパワーデバイス用半導体スイッチング装置において、 前記パワーデバイス用半導体スイッチング装置を駆動す るための電源と、

前記第1電極と前記第2電極との間に並列に配設された バイバス線を更に備え、

容量素子を備える、

パワーデバイス用半導体スイッチング装置。

【請求項7】 請求項6記載のパワーデバイス用半導体 スイッチング装置において、

前記容量素子の一端は抵抗素子を介して直接に前記電源 に接続されており、

前記バイバス線は前記第1電極と前記容量素子の前記一 端にそのアノードとカソードとがそれぞれ接続されたダ イオードを更に備えた、

パワーデバイス用半導体スイッチング装置。

【請求項8】 請求項7記載のパワーデバイス用半導体 スイッチング装置において、

前記容量素子の容量値は、前記ターンオフ時に生じる前 記第1電極と前記第2電極間のピーク電圧が前記半導体 スイッチング素子の電圧阻止能力を越えないように設定 されている、

パワーデバイス用半導体スイッチング装置。

【請求項9】 オン状態にある半導体スイッチング素子 に流れ込む主電流の全てを、前記半導体スイッチング素 子をターンオンさせるために必要なターンオン制御電流 40 を前記半導体スイッチング素子に流れ込ませるための配 線経路へ転流させることで、前記半導体スイッチング素 子をターンオフに制御した、パワーデバイス用半導体ス イッチング装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、例えば電力変換 装置に使用される、半導体スイッチング装置または半導 体スイッチング素子に関するものである。又、本発明

いる。

[0002]

【従来の技術】従来の半導体スイッチング装置の回路構 成の一例を、図16に示す。同図において、参照符号3 Pは半導体スイッチング素子であり、ここでは、それは GTO (ゲートターンオフ・サイリスタ) である。GT O3Pのゲートとカソード間には、ゲートターンオン制 御電流 I c p を発生させるゲートドライバー4 P が接続さ れており、同ドライバ4Pは、上記ゲートターンオン制 10 御電流 I coをGTO3 Pのゲートに印加することで、G TO3Pをターンオンさせる。更に、同ドライバ4P は、電流変化率d I sqr/d t が 20~50 A / μsで与 えられるゲート逆電流 I cor をゲートからカソードに向 けて通電する。このゲート逆電流Icapは、アノード電 流[ストより分流したものである。このとき、ターンオフ ゲインは2~5までの範囲内の値となり、GTO3Pは ターンオフする。

【0003】又、アノード電極とカソード電極間電圧V AKPの上昇率(d VAKP/d t)とサージ電圧とを抑える 前記バイバス線は常に前記電源の電源電圧で充電された 20 ために、一般にスナバ回路が用いられる。ことでは、ス ナバ回路は、次の通りに構成される。即ち、スナバコン デンサCsとスナバダイオードDsとがGTO3Pに対 して並列に接続されており、また、GTO3Pのターン オフ時にスナバコンデンサCs た充電された電荷を放電 するために、スナバ抵抗R、がスナバダイオードD。に対 して並列に接続されている。

> 【0004】又、インダクタンス1Pは、GTO3Pが ターンオンしたときに流れる陽極電流 1,,の上昇率 d 1 $_{AP}$ /d t を 1000A/ μ s以下に抑えるためのもので 30 あり、インダクタンス1Pに対して並列接続された還流 ダイオード2Pは、GTO3Pがターンオフした時にイ ンダクタンス1Pに発生したエネルギーを還流させるた めのものである。

【0005】尚、インダクタンスLsは、上記スナバ回 路の配線の浮遊インダクタンスである。

【0006】上記の半導体スイッチング装置の回路に対 して、ターンオフ試験を実施して得られた実測波形を、 図17に示す。同図において、波形C1P, C2P及び C3Pは、それぞれ陽極電流IAR、アノード電極とカソ ード電極間電圧VAKP及びゲート逆電流 Icapを示す波形 であり、横軸は時間軸である。

【0007】図17において、時刻tP1ではGTO3 Pはターンオン状態にあり、ゲート逆電流 Icogは0の 状態にある。との時に、ゲート逆電流Iggeの上昇率d I cor/d tの絶対値を20~50A/μsとしてゲー ト逆電流 I carを立ち上げ、GTO3 P自身が持つター ンオフゲイン(陽極電流IAR/ゲート逆電流Icqeで与 えられる比の絶対値) のしきい値に当該ターンオフゲイ ンが達すると(時刻 t P 2)、陽極電流 I 🚜 は減少し始 は、上記半導体スイッチング素子の制御方法にも関して 50 め、GTO3Pのアノード電極とカソード電極間電圧V

AKEが上昇し始める。 この時、前述したスナバ回路側に も電流Ⅰ、が流れ出すこととなり、この電流Ⅰ、の上昇率 とスナバ回路のインダクタンス(スナバインダクタン ス) Lsにより電圧が発生し、この電圧がアノード電極 とカソード電極間電圧VAKEに重畳される結果、スパイ ク電圧 Vուրが発生する (時刻 t P 3)。 このスパイク 電圧Vospは、電力損失の原因となる。例えば、約40 00Aの電流が流れるときは、上記電力ロスは数MWに もなる。そのため、このスパイク電圧Vロs┏を出来る限 り低い値に抑える必要があり、従来よりスナバインダク 10 タンスL,を低減する努力が続けられてきた。

【0008】又、スパイク電圧VロsRの発生後のアノー ド電極とカソード電極間電圧VAKEの上昇率dVAKE/d tが急峻に変化し、陽極電流 Lacに極大値が発生し(時 刻 t P 4)、それ以後は、テール電流が発生する。その ため、このテール電流と上記電圧VAKPとの積により、 電力損失が更に発生する。そして、上記電圧V***は、 時刻tP5において、ピーク電圧に達する。その後は、 上記電圧V森ϗ皮は、電源電圧Vҕҕに到達する。

【0009】そこで、このような上昇率dV_{xxx}/dt を抑制するために、既述したスナバコンデンサC,が必 要となる。その容量値は、 IAP/(dVAKP/dt)で 表され、通常は、d V_{AKe}/d t ≦1000 V/μsの 関係式を満足するように選定されている。

【0010】図18及び図19は、図16で示した従来 の半導体スイッチング装置で用いられているGTO3P の構造(同構造は、GTO素子のパッケージと2つのス タック電極に大別される。) を示した図であり、両図 は、ゲートドライバ4Pを含めて図示されている。その 内、図18は、図19に示す矢印方向DP2から眺めた GTO3Pの側面図を示すものであるが、その内の一部 分だけは断面図形式で以て表示されている。 又、図19 は、図18に示す矢印方向DP1からGTO3Pを見た ときのスタック電極27Paを除いた部分の平面図であ る。

【0011】両図18、19において、各参照符号は以 下の部材を示す。即ち、20PはGTO素子、4PLは ゲートドライバ4Рの内部インダクタンス、21P及び 22Pは、それぞれ、共に同軸構成のシールド線もしく はツイストされたリード線からなるゲート外部リード (ゲート取り出し線) 及びカソード外部リード (カソー ド取り出し線)である。そして、GTO素子20Pのゲ ート端子25Pとゲート外部リード21Pの一端とを金 属性の連結部材23Pに溶接又は半田付けすることによ り、又は嵌合することにより、両者25P,21Pを一 体化すると共に、カソード端子26Pとカソード外部リ ード22Pの一端とを金属性の連結部材24Pに溶接又 は半田付けして、又は嵌合して、両者26P,22Pを 一体化する。これにより、両端子25P、26Pは、そ

バ4Pに接続される。

【0012】参照符号27Pa, 27Pbは、GTO素 子20Pを加圧するためのスタック電極である。

6

【0013】参照符号28·PはGTOのセグメントが形 成された半導体基板であり、半導体基板28Pの上側表 面の最外周部上にA1 (アルミニウム) のゲート電極2 9Paが形成され、そのゲート電極29Paよりも内側 の上記上側表面上にカソード電極29 Pbが各セグメン トに対応して形成されている。又、30P及び31P は、それぞれ半導体基板28Pの上側表面上のカソード 電極29 P b の上側表面上に順次積載して配設されたカ ソード歪緩衝板及びカソードポスト電極であり、他方、 32P及び33Pは、それぞれ半導体基板28Pの裏面。 に形成されたアノード電極 (図示せず) (上記裏面中、 カソード電極29Pbとは、反対側に位置する面に該当 している) 上に順次積載されたアノード歪緩衝板及びア ノードポスト電極である。

【0014】又、34Pは半導体基板28Pのゲート電 極29Paの上側表面に接したリング状ゲート電極、3 20 5 Pは環状絶縁体36 Pを介してリング状ゲート電極3 4Pをゲート電極29Paに押圧する皿バネ、37P は、リング状ゲート電極34Pをカソード歪緩衝板30 P及びポスト電極31Pから絶縁するための絶縁シート であり、38Pは、その一端がリング状ゲート電極34: Pにろう付けあるいは溶接などによって固着され且つそ の他端がゲート端子25Pに電気的に接続されたゲート リードであり、39Pは、その一他がカソードポスト電。 極31Pに固着され且つ他端がカソード端子26Pをな した第1のフランジであり、40Pはアノードポスト電 極33Pにその一端が固着された第2のフランジであ り、41Pは、その開口の内面上にゲート端子25Pが 配設された、しかも突起部42Pを有する絶縁筒であ り、絶縁筒41Pの上下面より突出した両端部43P a, 43Pbはそれぞれ第1及び第2のフランジ39P 及び40Pと気密に固着されており、これによりGTO 素子20Pは密閉された構造となっている。

[0015]

【発明が解決しようとする課題】従来の半導体スイッチ ング装置には、大別して2つの問題点がある。

【0016】(1)先ず、その第一は、例えば図19に示 したように、ゲート逆電流の取り出しリード21Pがリ ング状ゲート電極34Pの内の局所的な部分から取り出 されているという点である。このため、ゲート逆電流の 取り出しが一方向となる。その結果、ターンオフ時に、 カソード電流の不均一が発生し、上述したスパイク損失 やテール電流による損失という電力損失が全てGTO内 部のカソード面の一部に局部的に集中し、局部的な温度 上昇の発生によりGTOの各素子ないし各セグメントが 破壊されて導通状態となり、結果的にターンオフが失敗 れぞれ上記リード21P、22Pを介してゲートドライ 50 するという事態が起こる蓋然性が高いという問題点があ り、このため装置としての信頼性に問題が生じていた。 【0017】 この点を模式的に説明するのが、図20の GTO素子の平面図と、図21のGTO素子の断面図で ある。図21は、図20に示す線CSA-CSBに関す る縦断面図にあたる。即ち、円柱状のウェハ内に形成さ れたGTOの各素子の内で、リング状ゲート電極34P に近い領域、例えば領域REO内に形成されたものほ ど、そのゲート逆電流は、それよりも内側の領域REI にあるGTO素子の場合よりも、より一層早く引き抜か れることとなり、従って、より早くターンオフされると 10 ととなる。それに対して、ウェハ中心部の領域REC内 に形成されたGTOのセグメントは最もターンオフする のに長い時間を必要とすることとなり、この中心部領域 REC内の各セグメントのカソード電極へ向けて、その 周りの各セグメントからカソード電流 I、が流入してく ることとなるので、GTOのウェハ内部の一部に電流集 中が生じてしまうのである。

【0018】(2)第2の問題点は、スナバ回路、特にス ナバコンデンサの存在に起因するものである。即ち、上 述したように、ターンオフ時にスナバコンデンサCs (図16) にチャージアップされた電荷は、次回のター ンオフ迄にこれを完全に放電しておく必要がある。そこ で、GTO3Pのターンオン時にスナバ抵抗Rsを通し て上記電荷を放電しているが、このため、大きな電力損 失が生じている。この時のスナバ抵抗R。に生じる消費 電力の容量は、PW=1/2*Cs*f(Voo'+(V 。」- V。。) 2) の関係式で表される。ここで、V。。は電 源電圧、VonはスナバコンデンサCSがターンオフ時に チャージアップされたときの電圧である。そのため、装 置全体を冷却するための冷却装置を設ける必要性が生じ る。

【0019】このような電力容量のスナバ抵抗を接続す ることは、当該スナバ抵抗で生じる電力分だけが、本来 伝達すべき電力の内のロス分となってしまい、効率の低 下をもたらすと共に、上記冷却装置の設置の必要性を生 じさせるので、その点が、装置全体の簡素化、小形化を すすめる上で大変大きな問題となっていた。

【0020】この発明はかかる問題点の認識の下に成さ れたものであり、以下の目的を有する。

【0021】(1)半導体ウェハ内の一部の半導体スイッ チング素子に電力損失が局部的に集中することを防止し て、素子破壊を防止し、以て装置の信頼性向上を図ると と。

【0022】(2)従来、スナバ回路で生じていた電力損 失の発生を防止ないし格段に低減し、以て装置の小型 化, 簡素化, 低コスト化, 高効率化を図ること。

【0023】(3)スナバ回路のような、第1,第2電極 間電圧の上昇を抑制するための回路を不要として、装置 の小型化、髙効率化を図ること。

【0024】(4)実用に適った新たな、半導体スイッチ

ング素子のターンオフ方法を提案すること。

[0025]

【課題を解決するための手段】請求項1の発明に係るバ ワーデバイス用半導体スイッチング装置は、第1、第2 及び第3電極を有し、前記第3電極に印加されたターン オン制御電流に応じてオン状態となったときは前記第1 電極に流れ込む主電流を前記第1電極から前記第2電極 へと直接に流す半導体スイッチング素子と、前記第3電 極と前記第2電極との間に接続され、前記ターンオン制 御電流を生成して前記第3電極に印加する駆動制御手段 とを備え、ターンオフ時には、前記主電流の全てを前記 ターンオン制御電流とは逆方向に前記第1電極から前記 第3電極を介して前記駆動制御手段へと転流させたもの。 である。

【0026】請求項2の発明に係るパワーデバイス用半 **導体スイッチング装置は、請求項1記載のパワーデバイ** ス用半導体スイッチング装置において、前記ターンオフ 時には、前記主電流の絶対値を分子とし、前記ターンオ ン制御電流とは逆方向に流れる電流の絶対値を分母とす 20 る比で表されるターンオフゲインを1以下に設定したも のである。

【0027】請求項3の発明に係るパワーデバイス用半 導体スイッチング装置は、請求項2記載のパワーデバイ ス用半導体スイッチング装置において、前記第3電極か ら前記駆動制御手段及び前記第2電極を介して前記第3 電極に至るまでの経路のインダクタンスを前記ターンオ フゲインを1以下とするために必要な値に設定したもの である。

【0028】請求項4の発明に係るパワーデバイス用半 30 導体スイッチング装置は、請求項1ないし請求項3の何 れかに記載のパワーデバイス用半導体スイッチング装置 において、前記ターンオフ時において、上昇する前記第 1電極と前記第2電極間の電圧が所定の電圧値に達した ときには、前記第1電極と前記第2電極間電圧を前記所 定の電圧値に所定の時間だけ保持するビーク電圧抑制手 段を更に備えたものであり、前記所定の電圧値を、前記 第1電極と前記第2電極間電圧が前記半導体スイッチン グ素子の電圧阻止能力を越えない範囲内に設定してい

【0029】請求項5の発明に係るパワーデバイス用半 40 導体スイッチング装置は、請求項4記載のパワーデバイ ス用半導体スイッチング装置において、前記ピーク電圧 抑制手段を、前記第1電極と前記第2電極との間に並列 に接続された電圧クランプ回路としたものである。

【0030】請求項6の発明に係るパワーデバイス用半 導体スイッチング装置は、請求項1ないし請求項3の何 れかに記載のパワーデバイス用半導体スイッチング装置 において、前記パワーデバイス用半導体スイッチング装 置を駆動するための電源と、前記第1電極と前記第2電 50 極との間に並列に配設されたバイバス線を更に備えたも

のであり、しかも、前記<u>バ</u>イバス線は常に前記電源の電源電圧で充電された容量素子を備えるようにしたものである。

【0031】請求項7の発明に係るバワーデバイス用半導体スイッチング装置は、請求項6記載のバワーデバイス用半導体スイッチング装置において、前記容量素子の一端を抵抗素子を介して直接に前記電源に接続すると共に、前記バイバス線は前記第1電極と前記容量素子の前記一端にそのアノードとカソードとがそれぞれ接続されたダイオードを更に備えたものである。

【0032】請求項8の発明に係るバワーデバイス用半導体スイッチング装置は、請求項7記載のバワーデバイス用半導体スイッチング装置において、前記容量素子の容量値を、前記ターンオフ時に生じる前記第1電極と前記第2電極間のピーク電圧が前記半導体スイッチング素子の電圧阻止能力を越えないように設定したものである。

【0033】請求項9の発明に係る<u>パワーデバイス用</u>半 導体スイッチング装置は、オン状態にある半導体スイッ チング素子に流れ込む主電流の全てを、前記半導体スイ 20 ッチング素子をターンオンさせるために必要なターンオン制御電流を前記半導体スイッチング素子に流れ込ませ るための配線経路へ転流させることで、前記半導体スイッチング素子をターンオフに制御したものである。 【0034】

【発明の実施の形態】本発明の半導体スイッチング装置 又は半導体スイッチング素子は、車両用電力変換装置 や、UPS(無停電電力システム)や、産業用電力変換 装置等の各種の電力変換装置に用いられる、パワーデバ イスである。

【0035】本発明が提案する、新規な半導体スイッチング素子の制御方法の核心部は、オン状態にある半導体スイッチング素子に流れる主電流の全てを、駆動回路へ転流させ、これにより半導体スイッチング素子をターンオフ状態とする点にある。

【0036】以下では、そのような半導体スイッチング素子として、ゲートターンオフ・サイリスタ(以下、GTOと称す)を用いた例を示す。この場合には、GTOの第1、第2及び第3電極は、それぞれアノード電極、カソード電極及びゲート電極にあたる。尚、上記半導体40スイッチング素子としては、GTOのような4層構造をもつものに限られるわけではなく、3層構造を有するトランジスタを本発明の半導体スイッチング素子として用いることも可能である。この場合には、NPNトランジスタ利用のときは、第1、第2、第3電極は、それぞれコレクタ電極、エミッタ電極及びベース電極にあたり、又、PNPトランジスタ利用のときは、第1、第2及び第3電極は、それぞれエミッタ電極、コレクタ電極及びベース電極に該当する。

【0037】(実施の形態1)

図1は、本発明の実施の形態1に係る半導体スイッチング装置10の回路構成を示す。同図において、各参照符号は、それぞれ次の回路要素を示す。即ち、3は半導体スイッチング素子としてのGTOであり、このGTO3のゲート電極3Gとカソード電極3Kのノード13との間に、ゲートドライバ4(駆動制御手段)が接続される。

10

【0038】ゲートドライバ4は、その駆動電源4a (電源電圧V。。(例えば20V))、コンデンサ4b、 インダクタンス4C、トランジスタ4dから成る。尚、 その詳細な構成を、後述する図2で示す。

【0039】このゲートドライバ4は、GTO3をターンオンさせるためのターンオン制御電流 I。を発生して、配線経路ないしラインL1を介してこの電流 I。をゲート電極3Gに印加する。これに応じて、GTO3はオン状態となる。又、11はノードであり、9は同装置10を駆動するための電源、即ち同装置10の主回路用電源(電源電圧V。。)である。

【0040】他方、1は、GTO3がターンオンした時に流れる主電流ないし陽極電流 I、の上昇率 d I、/d tを抑制するためのインダクタンスであり、2は、GTO3がターンオフした時にインダクタンス1に発生するエネルギーを還流させるための還流用ダイオードである。【0041】5は、アノード電極3Aのノード11とカソード電極3Kのノード12との間にGTO3に対して並列に接続されており、かつGTO3がターンオフした時にアノード・カソード電極間電圧 V、の上昇に伴って発生するビーク電圧のみを抑制するためのビーク電圧抑制回路である。同回路5は、後述するように、上記電圧V、がターンオフ時にGTO3の電圧阻止能力に応じて定まる所定の電圧値に所定の時間だけ上記電圧 V、よを保持ないしクランプする機能を有する。

【0042】ことでは、ターンオフ時に、従来、主電流 I_Aより分流してゲートドライバ4側へ流入していたゲ ート逆電流 Icaの変化率ないし上昇率(勾配)d Ica/ d t の絶対値を出来る限り大きくして(理想的には、 | dl。q/dtlは∞)、主電流l、の全てをゲート逆電 流100としてゲートドライバ4を介してノード12へ流 すこととする。即ち、主電流 1,とゲート逆電流 1,0と の比の絶対値で定まるターンオフゲインG(= | I 📈 Icol)を1以下(G≦1)に設定することで、主電流 Ⅰ,の全てを、ターンオン制御電流 Ⅰ。とは逆方向に、ア ノード電極3Aからゲート電極3Gを介してゲートドラ イバ4及びノード12側へと転流させ、以てGTO3を ターンオフさせる。このとき、アノード電極3Aからカ ソード電極3Kへ向けて直接GTO3内部を流れるカソ ード電流 [kは、直ちに全く流れなくなる。その意味 で、本方式は、主電流Ⅰ★の分流ではなくて、「主電流 I_の転流」を実現しているのである。

50 【0043】ここで、ゲートドライバ4の駆動電源(主

電源) 4 a の電源電圧値V。。と、ループR 1 のインダク タンス値との関係に応じて、上昇率d I co/d t の値を 変化させることができるので、両者4(4a), R1の 値を適切に設定することで、上昇率 | d I co/d t | を 限りなく∞値に近い極めて大きな値に設定してやれば、 極めて短時間で主電流 1、を全てゲートドライバ4側へ 転流させることができる。

【0044】他方、そのようなゲート逆電流しょの転流 をゲートドライバ4単独で以て実現することは、当該ド ライバ4の駆動電源4aがとりうる電源電圧値V。pに限 10 界があるため容易でないが、その反面、ゲートドライバ 4の駆動電源電圧Vcoを設定可能な実用値に設定してお き、ゲートターンオフゲインGを1以下とするために必 要な上昇率dl。。/dtの絶対値を実現しうるループR 1の内部インダクタンスの値を設定することは、現実に 可能である。

【0045】そこで、ゲート電極3Gからゲートドライ バ4までのラインL1と、ゲートドライバ4と、ゲート ドライバ4からノード13を介してカソード電極3Kま でのラインL2と、ゲート・カソード電極間のGTO3~20 内部の経路とからなるループないし経路R 1内の(浮 遊) 内部インダクタンスの値を、ターンオフゲインGを 1以下とするのに必要な値にまで低減させることが求め られる。

【0046】但し、ゲートドライバ4は、主電流 1,以 上の値のゲート逆電流 Laを流せるだけのキャバシタン スを有するように、設定されなければならない。

【0047】例えば、ゲートドライバ4の主電源4.の 電源電圧Vcoを20Vに設定し、上昇率dIco/dtの ループR1のインダクタンス値は2.5nH以下、ゲー トドライバ4の内部インダクタンス値は1nH以下とす るのが好ましい。

【0048】そのようなキャパシタンスを有するゲート ドライバ4の具体的な回路図を、図2に示す。同図にお いて、駆動電源50はゲートドライバ4を駆動するため の主電源であり、副電源51はターンオンゲート電流用 の電源,副電源52はターンオン用トランジスタTr1, Tr2を駆動するための駆動回路56用の電源,副電源5 3はターンオフゲート電流用の電源、副電源54はター ンオフ用トランジスタTr3を駆動するための駆動回路5 7用の電源、副電源55は制御信号62よりターンオン 信号及びターンオフ信号を生成する回路部58を駆動す るための電源であり、トランジスタTr1は図3に示すタ ーンオン・ハイゲート電流 151を供給するためのスイッ チであり、トランジスタTr2はターンオン・定常ゲート 電流 Iczを供給するためのスイッチ、トランジスタTr3 はターンオフゲート電流 I co (ゲート逆電流)を供給す るためのスイッチである。尚、上記電流 I 。1, I 。2 を総 称したのが、ターンオン制御電流 I。である。C1はタ ーンオンゲート電流 I₆用のコンデンサであり、C 2 は ターンオフゲート電流 Ico用のコンデンサである。

12

【0049】以上のゲートドライバ回路4において、外 部より制御信号62を与えると、ノイズカット回路59 は制御信号62より制御信号62に含まれるノイズ成分 を取り除き、ノイズ除去された制御信号を受けて、ター ンオン信号生成回路60, ターンオフ信号生成回路61 は、それぞれターンオン用信号63とターンオフ用信号 64を生成して、各信号63,64を対応する駆動回路 56,57へ供給する。

【0050】同信号63、34を受け取った両駆動回路 56, 57は、次の通りに動作する。即ち、時刻 t。1 に おいて、駆動回路56は、トランジスタTr1を駆動でき るだけの信号を生成し、これをトランジスタTr1のベー スへと供給する。ここで、両コンデンサC1とC2は、 それぞれ副電源51と副電源53により充電されている ので、ターンオン・ハイゲート電流IcaがコンデンサC 1からトランジスタTr1を通してGTO3へと流れる。 そして、時刻tみにおいて、駆動回路56は、トランジ スタTrɪのベース電流の供給を止め、今度は、トランジ スタTr2を駆動できるだけのベース電流を発生して、こ れをトランジスタTr2のベースへ供給する。これによ り、トランジスタTriはオフし、代わってトランジスタ Tr2がオンし、ターンオン・定常ゲート電流 Lax がコン デンサC1からトランジスタTr2を通してGTO3へと 流れる。

【0051】また、時刻t,では、駆動回路56はトラ ンジスタTr2のベース電流の供給を止め、駆動回路57 が、信号64に応じて、トランジスタTr3をオンするの 絶対値を約8000A/μsに設定する場合には、上記 30 に必要なベース電流を生成して、これをトランジスタT r3のベースへ供給する。これにより、トランジスタTr2 はオフし、代わってトランジスタTr3がオンする結果、 コンデンサC2に充電されている電荷がトランジスタT r3を介してGTO3側へと放電されることとなり、従っ て、ターンオフゲート電流 LcaがGTO3からトランジ スタTr3を通してGTO3のカソード電極3Kのノード 13へ流れることとなる。しかも、この電流 I 🐧 は、極 めて短時間の間に主電流1Aの絶対値と等しいか、又は それ以上の値となり、逆に、カソード電流は極めて短時 間の間に0値へ減少する。

> 【0052】上述した通り、ターンオフゲインGが1以 下となるような上昇率 d I co/d t を実現するために は、ゲートドライバ4内部の配線経路を含むループR1 全体のインダクタンス値を低減することが必要である。 そして、この点は、GTO素子の配線ないしパッケージ 構造という機構部品の改良を以て実現することが望まれ

【0053】しかるに、従来のGTO3Pのパッケージ 構造は、図18及び図19で示した様な構造となってい 50 るため、GTO素子20Pの内部のインダクタンス(リ

ード21P~リング状ゲート電極34P~カソード電極 30P~リード22Pまでの経路のインダクタンス) は、例えば50nH程度もの大きな値であった。この値 では、到底、約8000A/μsもの上昇率d Ico/d t を達成することはできない。従って、このGTO素子 20Pの内部インダクタンス値を、例えば2nH以下と いうような所望値にまで低減するためには、ゲート側の 連結部23 P及びカソード側の連結部24 PとGTO素 子20Pのゲート端子25P及びカソード端子26Pと のそれぞれの結合で生じるロスや、ゲート外部リード2 10 1P及びカソード外部リード22Pとゲートドライバ4 Pとのそれぞれの結合で生じるロスや、ゲートリード3 8 Pのインダクタンス値や、更にはループR 1 中の全イ ンダクタンス値の内の90%をも占めるゲート及びカソ ードの各外部リード線21P,22P自体のインダクタ ンス値を低減する必要がある。

【0054】そこで、本発明では、上述した観点からGTO素子のパッケージ構造を検討し、改良を加えることとし、その結果、つぎの様な構造を有する圧接型半導体素子を実現したものである。

【0055】即ち、図4は、圧接型GTO素子20と、それを上下方向から加圧するスタック電極27a,27bとを示す断面図であり、又、図5は、図4に示す矢印方向D1からGTO素子20を眺めた正面図(スタック電極27aを除く)である。従って、図5の線SA-SBに関する縦断面図が図4にあたる。

【0056】両図4,5において、各参照符号は、以下の部材を示す。即ち、20は圧接型半導体素子、即ち、ここではGTO素子の全体を示し、28はGTOの各セグメントが形成された半導体基板であり、半導体基板28の上側表面の内の外周部側に位置する面上にA1(アルミニウム)のゲート電極29aが形成されており、さらにゲート電極29aよりも内側の半導体基板28の上側表面上には、各セグメントの位置に対応して各カソード電極29bが形成されている。各セグメントの構造ないしGTO素子のウェハ構造は、図21の断面図に示した構造と同様である。

【0057】30及び31は、それぞれ半導体基板28の上側表面上のカソード電極29bの上側表面上に順次に積載されたカソード歪緩衝板及びカソードポスト電極であり、他方、32及び33は、それぞれ半導体基板8の裏面上に形成された図示しないアノード電極の表面(カソード電極29bと反対側の面)上に順次に積載されたアノード歪緩衝板及びアノードポスト電極であり、34は半導体基板28のゲート電極29aの上側表面に接するリング状ゲート端子であって、その内周平面25がリングゲート電極34と掲動可能に同電極34に対して接触・配置されている。35は、環状絶縁体36を介して、リング状ゲート端子38とともに、リング状ゲートポート

ト電極34をゲート電極29aに対して押圧するための 皿バネあるいは波バネのような弾性体であり、37は、 リング状ゲート電極34をカソード歪緩衝板30及びカ ソードポスト電極31から絶縁するための絶縁シート等 からなる絶縁体であり、26は、その一端部分がカソー ドポスト電極31に固着された第1のフランジであり、 40は、その一端部分がアノードポスト電極33に固着 された第2のフランジであり、41はセラミック等から なり、リング状ゲート端子38を挟んで上下に分割され 且つ突起部42を有する絶縁筒である。そして、リング 状ゲート端子38の外周側部分23が絶縁筒41の側面 から外部に突出するとともに、その他端38mよりも内 周側の位置に取り付け穴2 1が所定の間隔で複数個設け られている。そして、上側の絶縁筒41の上面より上方 に突出した部分43aが第1のフランジ26の他端部2 6 E と気密に固着され、下側の絶縁筒41の裏面より下 方に突出した部分43bが第2のフランジ40の他端部 と気密に固着されており、これによって圧接型半導体素 子20は、密閉されたパッケージ構造になっている。

14

20 尚、との内部は、不活性ガスで置換されている。 【0058】又、図6は、ゲートドライバ4の機構部分 を示す平面図であり、図7は、ゲートドライバ4に図 4、図5に示した構造のGTO素子20(スタック電極 27a, 27bで加圧されている)を装着した状態を示 す縦断面図である。両図6,7において、参照符号4A はゲートドライバ本体4Cをカバーするためのケース を、4Bはゲートドライバ本体4Cの座となるケースを 各々示しており、70はゲートドライバ本体4とGTO 素子20とを電気的に接続するための、回路パターンが 形成された基板全体を示している。同基板70は、丁 度、従来パッケージのゲートリード線21P, 22P (図18) に代わるものであって、GTO素子20の重 量をささえ得るだけの強度を有する。71は、GTO素 子20のカソード電極29bと圧接により接続されるカ ソード電極であり、スタック電極27aにあたる。21 Aは、ゲートドライバ4の基板70に対応する取り付け 穴21を介してGTO素子20を接続する為の、基板7 0に設けられた取り付け穴であり、ゲートドライバ4と GTO素子20とを接続する為には、例えば6つ程度の 取り付け穴21Aが必要となる。

【0059】上述した基板70は、絶縁体を挟んで対向した次の2つの回路パターン基板を有する。即ち、同基板70は、ゲートリード基板72、カソードリード基板73、両基板72と73とを絶縁するための絶縁体74とを有している。このような多層基板構造を設けたのは、ゲートドライバ4側の内部インダクタンスを低減するためである。GTO素子本体20は、ネジ75,76又は溶接、かしめ等により、ゲートドライバ本体4Cと接続される。

して、リング状ゲート端子38とともに、リング状ゲー 50 【0060】以上のように、本GTO3の気密パッケー

ジは、半導体基板上に形成された内部のゲート電極29 a側からゲートドライバ本体4C側へ向けて延長された リング状ないし円盤状のゲート電極38を有しており、 しかも当該バッケージ(20)は、上記リング状ゲート 電極38の外周部分を直接ゲートドライバ4の本体4C より延びた基板70に取り付け穴21Aを介して接続・ 固定するだけで、ゲートドライバ4に接続される。その ため、当該接続にあたっては、ゲートリード線は一切使 用されていない。従って、従来構成における問題点は全 て改善される。即ち、従来、GTO素子の内部ゲートリ ード部とGTO素子のゲート端子及びカソード端子との それぞれの結合で発生していた結合ロスというものは、 上述のようにゲートリードの取り出しを円盤状構造とす ることにより大幅に低減されると共に、従来、外部ゲー トリード線とゲートドライバとの結合により生じていた 結合ロスに相当する電力ロスは、この発明では円盤状の ゲートリード部ないしゲート電極38の全体がゲートド ライバ4のゲート電流通電用基板70に直接に接続され るため、大幅に低減される。更に、従来、ループR1の 全インダクタンスの90%をも占めていた外部ゲートリ ード線自体のインダクタンスは、この発明では、それら 自体が使用されないため、存在しない。

【0061】この様に、GTO素子20(3)の内部インダクタンスの低減とゲートドライバ4の内部インダクタンスの低減とを実現することが可能となった。これらの改善に加えて、更に、GTO素子20とゲートドライバ4との接続を既述したように工夫を行うことにより(図7)、GTO素子3を、ターンオフゲインG≦1という条件で以てターンオフさせることが可能な上昇率は1。4/d t の領域を現実に発生させることが可能となっ 30た。

【0062】尚、ゲート電流を、図8の平面図に示す基板70Aを用いて、対角に位置する2方向、又は4方向へと取り出すようにしても良く、更にそれ以上の方向へとゲート電流を取り出すようにしても良い。

【0063】以上の様な回路構成、機構を備える半導体スイッチ装置の動作を、図9と図10に基づき説明する。尚、図9は、動作波形を示しており、図10は、GTO3をPNPトランジスタ80とNPNトランジスタ81とから成る回路構成に置き換えた場合の等価モデルを示す。

【0064】図9において、GTO3がターンオンして 陽極電流 I_{\star} が流れている状態の時に(時刻 t_{\star})、制御 信号62(図2)に応じてゲートドライバ4がゲート逆 電流 $I_{\star co}$ を急激な上昇率ないし傾きで以て上昇させる と、ゲート逆電流 $I_{\star co}$ は、その絶対値が極めて短時間に 陽極電流 I_{\star} の絶対値と等しい電流値に達する($I_{\star co}$ = $-I_{\star}$)(時刻 I_{\star})。この状態で、GTO3のアノード電極3Aに流れ込む陽極電流 I_{\star} は全てゲート電極3 I_{\star} G、配線経路 I_{\star} L を介してゲートドライバ4 に転流し、

 $|GTO3の陽極電流 I_x| \le |$ ゲート逆電流 $I_{cq}|$ の関係式が成立し、カソード電流 $I_x = 0$ の状態となる。 これ以降、ゲート逆電流 I_{cq} は、GTO3 が完全にターンオフするまで、 $|I_x| \le |I_{cq}|$ の状態を維持し続ける。

16

【0065】図9に示す電流差△Ⅰ。。は、図10に示す NPNトランジスタ81のリカバリー電流であるものと 考えられる。これは、次のような現象により生ずる。即 ち、図10において、GTO3がターンオンして陽極電 流し、が半導体基板内を流れている状態では、その電流 Ixは、GTO3のアノード電極3Aからループ82と ループ83とに別れてカソード電極3Kへと流れてい る。この状態からGTO3がターンオフへ移行すると、 陽極電流 1人の全ては強烈にゲートドライバ4へと引っ 張られ、ループ84とループ85へと流れていく。この 時、NPNトランジスタ81のベース電流は正方向から **負の方向へ反転し、NPNトランジスタ81は急激にタ** ーンオフしてしまい、その内部キャリアがリカバリ電流 となって重畳的に流れることとなる。このリカバリ電流 の増加分が上述の電流差△Ⅰ。となって表われ、この 時、 | ゲート逆電流 [44] | > | 陽極電流 [4] となる。 【0066】このように、ゲート逆電流 | 1001>1陽 極電流 1, | となって、図10のNPNトランジスタ8 1がターンオフしてしまうと、PNPトランジスタ80 のベース電流はOとなり(I_B=O)、PNPトランジ スタ80はターンオフへと移行していく。

【0067】PNPトランジスタ80の電圧阻止機能が回復し始めると(時刻T」)、図9に示すアノード・カソード電極間電圧VAXが上昇し始め、このアノード・カソード電極間電圧VAXが電源電圧V。。と等しい値に達した時(時刻T。)、陽極電流I、が減少し始め、GTO3はターンオフ状態へと移行していく。この時のアノード・カソード電極間電圧VAXの上昇率dVAX/dtは、GTO3の電圧阻止機能の回復するスピードのみによって決定されるものであり、外部接続回路等により決定されるものではない。この点で、スナバコンデンサC。に依存してアノード・カソード電極間電圧の上昇率が決定されていた従来技術とは、本発明は明確に異なる。

【0068】図9において、本発明のピーク電圧(サー ジ電圧)V。とは、GTO3がターンオフした時に主回路(電源9からノード11、GTO3、ノード12を経て電源9に至るまでのループ)の浮遊インダクタンスしに起因して発生する起電圧(そのエネルギーはE=1/2*L*I²で表される)が電源電圧V。。に重畳されて得られる電圧である。このピーク電圧V。が仮にGTO3の電圧阻止能力を超えると、GTO3は破壊されてしまう。そこで、GTO3のターンオフ時に上記ピーク電圧V。へ向けて上昇し続けるアノード・カソード電極間電圧V。な、GTO3の電圧阻止能力を超えないように切圧するピーク電圧抑制回路5を、GTO3のノード1

1. 12間にGTO3に対して並列に接続しておく必要 がある。図1のピーク電圧抑制回路5は、そのような機 能をもったものであり、例えばツェナーダイオード、バ リスタ、セレスタ、アレスタ等から成る、電圧クランプ 回路である。同回路5は、GTOのターンオフ時に上昇 し続ける電圧Vxが、GTO3の電圧阻止能力を越えな い範囲内に設定された所定の電圧値V。。に達した後は、 もし同回路5がなかったならば同電圧 V,,がビーク電圧 V。に達し、再び所定の電圧値V。。に戻るまでに要する 時間である所定の時間△t(図9)だけ、電圧V_{AK}を抑 10 制後のピーク電圧V、、に保持し続ける。従って、ピーク 電圧V。は発生せず、GTO3素子が破壊されることは 全くない。

【0069】以上の様に、この発明では、ターンオフ時

に、図11に示す上昇率d I ca/d t の領域RAにおい てGTO3を制御することで、GTO3をターンオフさ せている。同図中、曲線CA上の点PAが、主電流Ⅰ。 のゲートドライバ4側への転流が生じる転流点であり、 この場合は、前述のリカバリー電流が無いと考えた場合 の理想状態にある。現実的には、転流した主電流にリカ 20 バリー電流が重畳されるので、ターンオフゲインG<1 の領域内でGTO3のターンオフが実現されている。 【0070】図12及び図13は、それぞれ、従来技術 及び本発明における主電流 I A のターンオフ時の流れを 比較的に示した図である。従来技術、例えば特開平5 -111262号公報 (スイス国出願番号9110619 19) や特開平6-188411号公報 (ドイツ国出願 番号P4227063) に開示された技術では、図12 に示すとおり、ターンオフ時においても、カソード電流 IxがGTO3P内を流れている。即ち、主電流 Ixは、 ターンオフ時、カソード電流IxとIcarとに分流してい る。しかし、この場合は、個々のセグメントに流れるカ ソード電流 Lx は小さな値であっても、それらが一部の セグメントに集中的に流れ込むこととなるので、GTO 素子の破壊という問題点を内在している。

【0071】これに対して、本発明では、図13に示す 通り、ターンオフ時、カソード電流 L は全く流れなく なり、主電流1¼は全てゲートドライバ4側の経路へ転 流し、リカバリー電流の発生によってゲート逆電流L。。 の絶対値は主電流」、の絶対値とリカバリー電流の絶対 値との和となり、 | Ico | ≥ | I, | の関係式が成立し ている(従来技術では、 | 1000 | < | 11 |)。

【0072】以上のように、この発明では、ターンオフ モード期間中にわたり | 陽極電流 I , | ≦ | ゲート逆電 流しょ。」となる、新規のゲート転流方式を採用している ため、ターンオフ時にはカソード電流 $I_{\kappa} = 0$ となり、 GTO3Pの内部のカソード面にカソード電流が流れ込 むという状態は全く発生せず、従来ターンオフ失敗の原 因となっていたカソード面への局在的な電流集中は全く おこり得ない。よって、ターンオフ失敗による素子破壊 50 ンサ8に新たに充電されるにすぎない。

のおそれは、この発明では皆無となり、装置の信頼度は 格段に向上する。この効果は、本発明の核心的効果であ って、上述した各文献に示された技術の組合せを以てし ても得られない利点であると言える。

18

【0073】加えて、アノード・カソード電極間電圧V Axの上昇を抑制してサージ電圧を抑制する回路5を設け ているので、スパイク電圧は、同回路5によりカットさ れて全く発生しない。そのため、従来、ターンオフ時に 蓄積された電荷を放電させるために必要であったスナバ コンデンサCsを不要とすることができる。即ち、従来 技術では必要不可欠であったスナバ回路を不必要とする ことができ、これにより装置の小形化、簡素化、低コス ト化、高効率化を実現することができる。

【0074】(実施の形態2)

図14は、本発明の実施の形態2に係る半導体スイッチ ング装置の回路構成を示す。同図において、図1中の参 照符号と同一符号のものは、同一のものを示す。そし て、GTO3のパッケージ構造やゲートドライバ4の機 構も、実施の形態1で述べたものが用いられる。参照符 号6から8のそれぞれは、GTO3がターンオフ状態と なったときに発生するスパイク電圧やピーク電圧(サー ジ電圧) による電力ロスを抑制ないし低減する、保護回 路を構成する素子であり、順番にダイオード、抵抗素 子, コンデンサを示す。特に、ここでは、ノード11と ノード12間にGTO3に対して並列に配設されたバイ パス線BLに含まれるコンデンサ8(容量素子)の一端 15が、抵抗素子7を含み且つノード14において電源 9と接続された配線経路R4を介して、電源9に接続さ れている点に特徴点がある。

【0075】以上の様な半導体スイッチング装置10A 30 ないし、GTO3の動作を、実測波形を示す図15を基 に説明する。

【0076】との場合のGT03の動作は既述した実施 の形態1での動作と同等であり、アノード・カソード電 極間電圧 Vaxのピーク電圧抑制動作のみが実施の形態 1 の場合と異なる。図15の実測波形は、Ⅰ▲=1000 (A/d), $V_{AK} = 1000 (V/d)$, $I_{GQ} = 120$ 0 (A/d), $V_{co} = 20 (V/d)$, $t = 2 (\mu s/$ d) とした場合の例である。同図中、曲線C1, C2, C3, C4は、それぞれ陽極電流 I_A, アノード・カソ ード電極間電圧V_{AK}, ゲート逆電流 I_{co}, ゲート電圧V 。の実測波形を示す。

【0077】図14において、コンデンサ8は抵抗素子 7を通して常に電源電圧 V。。 に充電されており、ターン オフ動作時においては、発生するスパイク電圧V。s.及 びピーク電圧V。から電源電圧V。。を超えた電圧部分 $(V_{\mathfrak{g}\mathfrak{s}\mathfrak{p}}-V_{\mathfrak{g}\mathfrak{g}},\ V_{\mathfrak{p}}-V_{\mathfrak{g}\mathfrak{g}})$ による電流のみが、ダイオ ード6を通してコンデンサ8に吸収される。従って、上 記超過した部分だけが、その超過する時間だけ、コンデ

【0078】以上の点を、図15に基づいて説明する。 アノード・カソード電極間電圧VAXが電源電圧Vooに達 するまでは、コンデンサ8は機能せず、この期間(t, - t₁) の上昇率 d V_{Ak}/d t はGTO3の能力により 決定される(このとき、全主電流」、はゲートドライバ 4側へ転流している)。そして、アノード・カソード電 極間電圧Vѧҝが電源電圧V。。に達して陽極電流 Ӏѧが減 少し始めると(時刻 t1)、それと同時に、ノード 11 に流れ込む主電流はダイオード6を通してコンデンサ8 側へと、即ちバイパス経路BLへと流れ始める。この 時、流れ込むバイパス電流iの上昇率di/dtと、G TO3とダイオード6とコンデンサ8とから成る閉回路 ないし第1ループR2に浮遊するインダクタンス (し11)とによって起電圧が発生する。これが、図15 に示すスパイク電圧Voseである(時刻t₃)。これ以 後、時刻t、までは、アノード・カソード電極間電圧V AKのピーク電圧V。と電源電圧V。。との差はコンデンサ 8に吸収される。その際、コンデンサ8に吸収される過 充電分が、GTO3の電圧阻止能力以下となるように、 コンデンサ8の容量値は適切に決定されている。つま り、時刻 t ₄から時刻 t ₅までに上昇するアノード・カソ ード電極間電圧V_A、のピーク値V_aがGTO3の電圧阻 止能力以下となるように、コンデンサ8の容量値によっ て決定される。

【0079】尚、コンデンサ8によって吸収されたピーク電圧の過充電分は、抵抗素子7を通して、次回ターンオフまでに電源9側に放電される。一方、GTO3のターンオン時においてもコンデンサ8に充電された電圧ないし電荷は、それが放電しようとしてもダイオード6に阻止されるので、放電することはない。よって、コンデ 30ンサ8は、常に電源電圧V。。と等しい電圧に充電されていることになる。

【0080】尚、時刻 t,から時刻 t,までのピーク電圧 V,は、第2ループR3内の浮遊インダクタンス (L,2)とコンデンサ8の容量値とに起因して生ずる起

(L_{A2})とコンテンサ8の容量値とに起因して生する起 電力に基づく。

【0081】以上の様に、この半導体スイッチング装置 10Aのピーク電圧抑制回路ないし保護回路のコンデン サ8に蓄積されるエネルギーについては、従来技術におけるスナバコンデンサのようにスナバ抵抗によって0値 40 に至るまで全てが放電されてしまうのではなくて、その内の過充電分のみが放電されるに過ぎなく、従来問題となっていたスナバ回路の放電損失を格段に低減することができる。しかも、この半導体スイッチング装置10Aでは、従来技術のスナバ回路で用いられていた部材をそのまま用い、かつスナバ抵抗として用いられていた抵抗素子の配線を配線経路R4として電源9のノード14に直接接続するだけで、上記保護回路を簡単に構成できる

ため、即ち、従来のスナバ回路をそのまま利用して放電 損失を十分低減させることが可能となるため、非常に実 現性の高い装置を実現できる利点がある。勿論、同装置 10Aでも、図1の装置10と同様に、ターンオフ時の「 GTO3の素子破壊を完全に阻止することができる。 【図面の簡単な説明】

20

【図1】 本発明の実施の形態1に係る半導体スイッチング装置の回路図である。

【図2】 ゲートドライバ回路の具体的な構成を示す図 10 である。

【図3】 ゲート側に流れる電流の波形を示す図である。

【図4】 本発明のGTO素子バッケージを示す断面図である。

【図5】 本発明のGTO素子パッケージの外観を示す 平面図である。

【図6】 本発明のゲートドライバの外観を示す平面図である。

【図7】 本発明のGTO素子パッケージとのゲートド 20 ライバとの接続方法を示す断面図である。

【図8】 多方向からゲート逆電流を取り出す場合のゲートドライバーを示す平面図である。

【図9】 本発明の実施の形態1に係る半導体スイッチング装置の動作を示す図である。

【図10】 GTOの等価モデルを示す図である。

【図11】 アノード・カソード電極間電圧の上昇率と ターンオフゲインとの関係を示す図である。

【図12】 従来技術におけるターンオフ時の主電流の流れを示す図である。

【図13】 本発明におけるターンオフ時の主電流の流れを示す図である。

【図14】 本発明の実施の形態2に係る半導体スイッチング装置の回路図である。

【図15】 実施の形態2における実測波形を示す図である。

【図16】 従来装置の回路を示す図である。

【図17】 従来回路による実測波形を示す図である。


【図18】 従来のGTO素子バッケージの断面図である。


40 【図19】 従来のGTO素子パッケージの外観を示す 平面図である。

【図20】 従来の問題点を指摘するための図である。


【図21】 従来の問題点を指摘するための図である。 【符号の説明】


3 GTO、3A アノード電極、3K カソード電極、3G ゲート電極、4ゲートドライバ、5 ピーク電圧抑制回路、R1 経路、1、主電流、1。ターンオン制御電流、1。4 ゲート逆電流。







【図2】










[図18]



フロントページの続き

(56)参考文献 特開 昭58-107724 (JP, A)

特開 平2-136062 (JP, A)

特開 平6-335249(JP, A)